|
|
הוסיפו מידע על מעסיק
|
מהנדס FPGA
|
|
שאלות מראיונות עבודה לתפקיד
|
|
|
|
|
Theworker >
חומרה
>
פירוט שאלות מראיונות עבודה לתפקיד מהנדס FPGA
פירוט שאלות מראיונות עבודה לתפקיד מהנדס FPGA
90 - 81 מתוך 145
|
|
|
|
מאי 2019
|
27.06.2019
|
|
|
פרטים לגבי התהליך |
הראשונים שהציעו לי את המשרה, היית חברת השמה, לאחר מכן התקשרו אליי ממשאבי אנוש על מנת לתאם ראיון עבודה. ביקשתי שיחה טלפונית קצרה עם גורם מקצועי. לא יצרו איתי קשר. לאחר חודש התקשרו אליי מחברת ההשמה לברר את המצב. סיפרתי מה היה. נאמר שיבררו את זה. לאחר כמה ימים התקשר אליי מראיין מקצועי ולאחר שיחה קצרה תיאמנו ראיון.
ראיון עצמו נמשך סה"כ כחצי שעה, כאשר כעשר דקות מראיין סיפר על החברה והתפקיד, לאחר מכן במשך רבע שעה סיפרתי על ניסיון תעסוקתי שלי, כאשר לא הספקתי להגיע לספר על מקום העבודה הנוכחי, כי מראיין קטע את זה ונתן שאלה מקצועית פשוטה. לאחר שפתרתי אותה, הראיון הסתיים. בשורה התחתונה, בשכלול של כל ההליך, לדעתי החברה מזלזלת בזמן של מועמדים ואין שיתוף פעולה בין משאבי אנוש של החברה לבין אנשי מקצוע. |
|
שאלות מתוך הראיון |
נתון Shift Regsiter אינסופי, בכל פעימת שעון, מצטרפת סיבית LSB ל-Register. יש לתאר מכונת מצבים שפולטת True או False, תלוי באם מספר שבתוך ה-Register מתחלק ב-3 ללא שארית או לא. |
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על אירונאוטיקס :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת ECI
ינואר 2019
|
16.03.2019
|
|
|
פרטים לגבי התהליך |
ראיון טלפוני בהתחלה, אחריו ראיון מקצועי בחברה ולאחר מכן ראיון פסיכו-טכני |
|
שאלות מתוך הראיון |
התבקשתי לממש מודול לוגי אשר מקבל בכניסתו 100 בתים של מידע ללא הפסקות. בכניסה למודול יש 8 סיביות. בכל פריים של 100 בתים, שישה בתים ראשונים ידועים ונדרש להסתנכרן עליהם ולהוציא datavalid מסונכרן לתחילת הבית הראשון של המידע מתוך הפריים. נדרשתי לצייר מכונת מצבים. בהמשך נשאלתי לגבי הבאגים במכונה, כיצד ניתן לשפרה. |
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על ECI :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת אינטל
דצמבר 2018
|
05.02.2019
|
|
|
פרטים לגבי התהליך |
ראיון אישי קצר, היסטוריית מקומות עבודה קודמים, שאלות, ממליצים |
|
שאלות מתוך הראיון |
בניית מעגל חשמלי לאור בחדר מדרגות עם 4 קומות |
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על אינטל :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת מלאנוקס
אוגוסט 2017
|
20.11.2018
|
|
|
פרטים לגבי התהליך |
ראיון מקצועי ראשון עם ראש הצוות
ראיון מקצועי שני עם מהנדס בכיר בחברה |
|
שאלות מתוך הראיון |
בעזרת רכיב בעל 3 כניסות ו2 יציאות שסופר את מספר האחדות בכניסה, צריך לממש רכיב בעל 7 כניסות שמבצע את אותה פעולה
כמה יציאות צריך? מה המימוש האידיאלי? |
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על מלאנוקס :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת מלאנוקס
אוגוסט 2018
|
04.10.2018
|
|
|
פרטים לגבי התהליך |
ראיון ראשון, שעה וקצת, שני מראיינים |
|
שאלות מתוך הראיון |
לכתוב תכנית שמקבלת מספר ובודקת אם הוא חזקה של 2 |
|
תשובות |
הוסף תשובה
|
לצפיה בתשובות
|
|
|
|
|
מאי 2021
|
|
בהינתן שאפשר להשתמש בייצוג בינארי של המספר, עוברים על המספר ובודקים שיש לו רק סיבית 1 ששווה ל-1 בעוד שהשאר שוות ל-0
|
|
|
|
יוני 2021
|
|
יש אלגוריתם שמבצע את זה בO(1) פעולות.
קודם כל, אם המספר אינו חיובי, הוא אינו חזקה של 2.
נעשה and בין n לn-1 (על הביטים). אם בערך שקיבלנו הוא 0 אז זו חזקה של 2. אחרת זו לא חזקה של 2.
זה עובד כי חזקות של 2 מכילות 1 וכל היתר אפסים. אז כשנחסיר אחד, האחד היחיד יהפוך ל0 וכל האפסים לפניו יהפכו ל1 אבל אינם רלוונטיים כי במספר המקורי היו שם אפסים.
|
|
|
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על מלאנוקס :
|
|
יש לכם מה להוסיף ?
|
|
|
|
|
|